
Práctica 1

Diseño de Funciones Lógicas

INTRODUCCIÓN:

Los objetivos fundamentales de esta práctica son:

- Profundizar en el manejo del diseño de esquemáticos y la simulación de circuitos digitales utilizando Xilinx ISE, afianzando los conocimientos adquiridos en la práctica 0 (tutorial Xilinx ISE)

En esta práctica se plantean una serie de ejercicios sobre diseño de funciones lógicas con puertas elementales. En la primera semana correspondiente a esta práctica, los estudiantes deben realizar el diseño y simulación de los ejercicios utilizando la herramienta Xilinx ISE. En la segunda semana se realizará el examen de los ejercicios realizados en la primera semana.

Nota importante: Algunos de estos ejercicios requieren preparación con anterioridad a la sesión práctica. Lea toda la memoria y asegúrese de que cumple con los requisitos indicados.

Parte 1: Diseño y simulación (primera semana)

Ejercicio 1: Tabla de verdad

Realizar un circuito que detecte cada vez que se establezcan en las entradas las combinaciones correspondientes a las 4 últimas cifras no repetidas del DNI. Además, la salida deberá también detectar las combinaciones 12 y 14 si la letra está en el rango [A-L] o las combinaciones 13 y 15 si la letra está en el rango [M-Z]. Como ejemplo, si el DNI a detectar fuera el 12457507V se realizaría un circuito cuya salida fuera '1' para los valores de entrada 7, 0, 5, 4, 13 y 15:

Valor	A	B	C	D	Z
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	1

Se pide:

- Simplificar la función Z utilizando mapas de Karnaugh. Realizar el diseño del circuito

- correspondiente a la función Z **simplificada** usando la herramienta Xilinx-ISE, y ejecutar la simulación que demuestre el funcionamiento correcto del circuito diseñado
- b) Realizar una segunda implementación (diseño con Xilinx-ISE y simulación) utilizando únicamente puertas de tipo NAND

Para probar el correcto funcionamiento de los diseños mediante simulación se proporcionan dos ficheros de testbench “p1ej1a_tb.vhd” y “p1ej1b_tb.vhd”. Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del fichero de diseño (esquemático) para el apartado a): p1ej1a.sch

Nombre del fichero de diseño (esquemático) para el apartado b): p1ej1b.sch

Nombre de las entradas: A, B, C, D

Nombre de la salida: Z

Ejercicio 2: Maxterms y minterms

Dada la función lógica de cuatro variables:

$$Z = \overline{A} + \overline{B} + B \overline{C} D + A \overline{B} \overline{C} \overline{D}$$

Considerando la variable A como la de mayor peso y D como la variable de menor peso (A B C D), se pide:

- Escribir la tabla de verdad de la función Z
- Utilizando mapas de Karnaugh, reducir la función a una suma de productos mínima
- Utilizando mapas de Karnaugh, reducir la función a un producto de sumas mínimo
- Diseñar con Xilinx-ISE los circuitos asociados a las dos simplificaciones anteriores, y mostrar mediante simulación que son equivalentes

Para probar el correcto funcionamiento de los diseños del apartado d) mediante simulación se proporcionan dos ficheros de testbench “p1ej2a_tb.vhd” y “p1ej2b_tb.vhd”. Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del fichero de diseño (esquemático) para suma de productos: p1ej2a.sch


Nombre del fichero de diseño (esquemático) para producto de sumas: p1ej2b.sch

Nombre de las entradas: A, B, C, D

Nombre de la salida: Z

Ejercicio 3: Circuito lógico

Utilizando el siguiente circuito lógico combinacional como diseño de partida:



a) Escribir la ecuación lógica de la salida Z como función de las entradas, simplificar el circuito como mínima suma de productos, diseñar esta solución utilizando Xilinx-ISE y comprobar que realiza la función Z correctamente mediante simulación.

Para probar el correcto funcionamiento del diseño mediante simulación se proporciona el fichero de testbench "p1ej3a_tb.vhd". Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del fichero de diseño (esquemático) para el apartado a): p1ej3a.sch

Nombre de las entradas: A, B, C

Nombre de la salida: Z

Parte 2 (voluntaria): Montaje: practica por tu cuenta

Realizar el montaje, utilizando la **cantidad de componentes mínima posible**, del ejercicio 2 diseñado la semana anterior. Los pasos a seguir son:

- Verificar y optimizar, partiendo del esquemático generado durante la fase de diseño, la cantidad de componentes necesarios para realizar el montaje
- En caso de que se decida modificar el diseño para acomodar mejor la cantidad de puertas a las existentes en cada circuito integrado con los que se realizará el montaje, redibujarlo y volver a simular para asegurarse de que no se han cometido errores al adaptar ese diseño para encajarlo mejor dentro de los circuitos integrados disponibles. Los circuitos integrados disponibles para esta práctica son los siguientes:
 - a. Integrado 74HC04: contiene 6 inversores
 - b. Integrado 74HC08: contiene 4 puertas AND de 2 entradas
 - c. Integrado 74HC21: contiene 2 puertas AND de 4 entradas
 - d. Integrado 74HC32: contiene 4 puertas OR de 2 entradas
- A partir de este esquemático optimizado puede utilizar cualquier técnica para generar el diagrama de montaje o el netlist.

NOTA IMPORTANTE: Un buen diagrama de montaje **debe ser claro, completo** y no contener **ambigüedades** de ningún tipo. Debe poder montarlo alguien completamente **ajeno** al diseño sin necesidad de realizar preguntas ni consultar otra documentación que la incluida en el propio diagrama.